• Svježe
USB razvoj odbor USB2.0 razvoj odbor EZ-USB razvoj odbor USB_FPGA paket

USB razvoj odbor USB2.0 razvoj odbor EZ-USB razvoj odbor USB_FPGA paket

KM 403.32


Prijateljstvo savete :
Ovaj proizvod ne podržava vratiti robe, ne u dobroj vjeri kupci ne uzmem, molim te, idi okolo!
Proizvod uvod :
Prijateljstvo nagovještaj : WIN7 sistem nije podržao.
Kratka uvođenje razvoj odbor
U USB2.0+FPGA razvoj odbora, uglavnom do niske energije USB2.0 kontrolni čip CY7 C68013 A128 AXC, FPGA čip EP1 C6 Q240 C8 i SRAM čip IS61 LV25616 AL-10 T zajedno, srednje brzine prijenos USB2.0. Pravi prijenos brzinu USB2.0+FPGA razvoj odbor je da 38 MBytes/s. Srednja brzina podatke radi sistem može biti lako izgradio koristeći USB2.0+FPGA razvoj odbora.
Da li si početnik na USB razvoj ili bazu programer, možete imati koristi od ove razvoj odbor apartman. Kompletan i detaljne Kineski razvoj dokument sadrži suština USB razvoj da je naš tim za razvoj, upustila se u mnogo godina. Ako si početnik, mi također bilježi razvoj video pored detaljan razvoj dokument, i primili smo te u sali USB razvoj. Ako ti si investitor sa određenim bazu, naš detaljnog istraživanja o GPIF i SLVE FIFO mogu pružiti vredne iskustvo za tvoje stvarne razvoj, spasi svoje vrijedne razvoj vrijeme i poboljšati stvarne USB prenos podataka brzinu. Funkcionalna karakteristike razvoj odbor
- Poštuju USB2.0 specifikacija 480 Mbps srednje brzine prijenos protokol standard, u skladu sa USB1.1;
- Potpuna firmvare preuzmite firmvare program je skinuo u 68013 čip kroz VC prijavu softver.
- Potpuna online program U 8 KILOMETARA bajtova program prostor (EEPROM) je pod uvjetom, i program kod može biti više puta spalili i napisano na razvoj sistem bez programer;
- Potpuna online simulacija srediti plan Kroz pun prozor razvoj okruženje Keil C, promijeniti može biti debugged bez potrebe promijeniti.
- Potpuni, i detaljne Kineski razvoj dokumenata To može biti korišćeno kao preporuku priručnik za razvoj podataka.
- Živo razvoj podučavanju video Da ti pomognem brzo gospodar USB Razvoju osnovnih stvari;
- GPIF razvoj naravno razvoj proces GPIF je uvela u detalje kroz primjer, uključujući waveform montaži, firmvare programiranje, primjer test, i tako dalje.
- ROB FIFO razvoj naravno razvoj proces ROB FIFO je uvela u detalje kroz primjer, uključujući firmvare programiranje, primjer test, i tako dalje.
- Praktična firmvare skidanje primjer To uveliko poboljšava fleksibilnosti proizvoda.
- Bogati eksperimentalni primjere prebaciti Kontrolu, prekidaj prijenos, sinhrone prijenos, grupno transfer, čitati i pisati test brzine, GPIF test, jedan bajtova, čita i piše, da čitam i pišem GPIF protok podataka test, ROB FIFO 8 malo podataka čitati i pisati test, ROB FIFO 16 malo podataka čitati i pisati test, USB serijski test, firmvare preuzimanje, IO luku kontrolu. I2 C kontrolu;
- brzina test stvarne mjenjač brzina je da 38 Mbytes/s.
- Potpuna razvoj izvorni kod To uključuje : firmvare (Keil C51), prijavu razvoj (VC6.0) razvoj okruženje (Inžinjering), FPGA izvorni kod, vozač (i Driver Studio) i tako dalje, skrati korisnik razvoj vremena.
- Čip izbor Koristeći 128 - stopalo FX2 čip CY7 C68013 A-128 AXC, EP1 C6 Q240 C8 pruža bogat FPGA resurse i veliki kapacitet 256 K * 16bits SRAM da upoznaš pravog puta nabavka srednje brzine podataka.
- Bogati produženje interfejs Sve GPIF i ROB vezane igle su povezani da FPGA i 40 PIN vanjski utičnice. Ukupan broj nezavisni IO je 36.
To može biti zgodno je povezan sa kuta za dva razvoj.
projekt
Da objasnim
Hardvera podešavanja
USB čip : CY7 C68013 A-128 AXC
FGPA čip : EP1 C6 Q240 C8
SRAM čip : IS61 LV25616 AL-10 T
FPGA podešavanja čip : EPCS4
Serijski primopredajnik čip : MAX3232 ESE
EEPROM čip : AT24 C64 AN
ZA 3,3 VLDO : LM1117-ZA 3,3
1.5 VLDO : LM1117-1.5
Korisnik produženje interfejs
Tamo je 40 - pin BIH interfejs za korisnik da razvije dva puta.
Ukupan broj IO korisnici ne mogu doći do 36, za 3,3 V napajanje.
Razvoju dokumenata
Sa razvojem dokumentacije : USB2.0 FPGA razvoj dokument
Izvorni kod VC
CYDEMO izvorni kod prijavu
CYPRESS kontrolnu ploču izvorni kod Firmvare izvorni kod Zbog broj kodova, gotovo sve razvoj primjer ima odgovarajući izvorni kod.
Stoga, ovo neće biti u imeniku jedan po jedan, posebno razvoj primjere. Izvorni kod FPGA
(VHDL)
Primjer pisati test brzine
Primjer za čitanje test brzine
ROB FIFO 8 malo čitati i pisati test primjer
ROB FIFO 16 malo čitati i pisati test primjer
GPIF jedan bajtova čitati i pisati test primjer
GPIF veliki podaci čitanje i pisanje test primjer
IO test primjer
Vozač izvorni kod
Firmvare skidanje voziti, VC razvoj okruženje je izgrađen
FX2 univerzalni vozač koji je napravio VC razvoj okruženje
Razvoj primjer
Firmvare program izbor primjer
Firmvare program preuzimanje primjer
Kontrolu prijenos primjer
Prekidaj prijenos primjer
Hrpu prijenosa primjer
Sinhrone

Svojstva

Boja Ime:
Crveni
Tip Stavke:
FM Odašiljače
:
MLLSE

Najbolje ponude u kategoriji